|
[유기재료의 특징을 살린 분자제어와 일렉트로닉스의 응용(I) ③]
전하 도핑에 의한 유기 트랜지스터의 소자 설계
본고에서는 분자제어기술의 하나인 전하 도핑에 착안하여 디바이스 시뮬레이션(설계)과 그 실험적 검증이라는 두 가지 관점에서 OFET의 콘택트 도핑이 트랜지스터 특성에 미치는 효과를 조사하고 그 결과에 대해 고찰을 시도했다.
정리 편집부
유기 전계효과 트랜지스터(Organic Field-Effect Transistor: OFET)는 활성층을 유기 반도체 재료로 구성한 전계효과 트랜지스터이며, ▲디바이스의 경량화 ▲대면적화 ▲제조 시의 저비용화에 대한 기대로부터 유기 EL 디스플레이/전자종이의 구동회로 및 RFID 태그 등으로의 응용을 염두에 두고 현재 연구개발이 활발히 진행되고 있다. 최근에는 캐리어의 이동도가 크고, 높은 안정성을 가지는 유기 반도체 재료군의 신규개발 및 단채널 디바이스 제작기술의 진전에 따른 고속동작화, 대전류 밀도화가 실현되어 OFET의 기본성능이 눈에 띄게 향상되고 있다. 그러나 디바이스의 실용화에 큰 걸림돌로 작용하는 것이 콘택트 전극과 유기 반도체막의 계면 문제이다.
OFET에서는 전극에 사용되는 금속 및 도전성 고분자 재료와 채널을 구성하는 유기 반도체막 사이에 반드시 헤테로 접합 계면이 형성되기 때문에 거기서 발생하는 쇼트키 접촉에 기인한 에너지 장벽 및 불균일한 막 구조로부터 생긴 캐리어 트랩 등의 영향으로 고저항 콘택트가 형성되기 쉽다. 이러한 경우, OFET에서 유기 반도체 본래의 캐리어 수송 성능을 발휘할 수 없는데다가 디바이스 동작에서의 특성 차이 요인으로 작용하기도 한다. 현재, OFET에서의 각종 저저항 콘택트 형성이 시도되고 있으며, 그것을 대별하면 (ⅰ) 콘택트 전극 주변으로 한정한 반도체층의 전하 도핑 (ⅱ) 콘택트 전극 자신의 표면 수식(修飾, modification)으로 분류된다. 본고에서는 이러한 배경하에 콘택트 전극 주변에서의 유기 반도체의 전하 도핑(콘택트 도핑)에 착안한 OFET의 디바이스 설계와 그 실험적 검증을 추진한 개요를 소개한다.유기 전계효과 트랜지스터에 대한 기초사항
횡형(橫型) OFET의 디바이스 구조 OFET는 소스, 드레인 전극(S-D 전극)이 기판 표면 방향으로 배치된 횡형 소자와 기판에 수직 방향으로 배치된 종형 소자로 분류되는데 본고에서는 횡형 OFET에 대한 연구성과를 다루므로 그에 한정하여 설명을 진행한다. 먼저, 기판상에 게이트 전극을 가지고, 그 위에 게이트 절연막, 유기 반도체층을 적층시킨 구조를 「바텀 게이트(BG) 구조」라고 부른다. 이에 대해 기판상에 유기 반도체층이 존재하고, 그 위에 게이트 절연막, G전극 순으로 배치된 구조를 「탑 게이트(TG) 구조」라고 부른다. BG 구조는 기판 표면에 직접 게이트 전극과 게이트 절연막을 형성하는 기법을 사용하기 때문에 소자의 제작이 비교적 용이하다. TG형에서는 유기 반도체층에 대한 게이트 절연막·게이트 전극막의 형성이 어려운 반면, OFET 소자의 보호층으로서 기능할 수 있다는 이점도 가지고 있다. 한편, S-D 전극의 배치에 관한 분류도 있는데 유기 반도체층의 아랫면에 S-D 전극이 놓인 구조를 바텀 콘택트(BC)형, 유기 반도체층의 윗면에 S-D 전극이 놓인 구조를 탑 콘택트(TC)형이라고 부른다. BC형에서는 미리 포토(또는 전자선) 리소그래피 등의 미세가공기술을 이용하여 기판 표면의 S-D 전극 패턴을 형성할 수 있어 소자의 설계 자유도가 높다. 그러나 다른 구조에 비해 소자의 성능이 떨어지는 사례가 빈번하게 보고되고 있다. TC형은 전류치가 크고 섀도 마스크를 이용한 전극막을 형성할 수 있는 등 우수한 성능의 소자를 비교적 용이하게 제작할 수 있지만, 소자의 미세화에는 적합하지 않다.이상의 소자 구조의 분류를 종합해 보면 [그림 1]과 같이 횡형 OFET에서는 4종류의 구조가 존재한다. 본고에서는 주로 BG 구조의 소자에 착안한 연구성과에 대해 설명한다.
전하 도핑 기구에 대해
유기 반도체에서의 전하(캐리어) 도핑은 유기 반도체 분자(호스트 분자)와 도펀트 분자 간에 작용하는 전하이동 상호작용이 그 기원이 된다([그림 2] 참조).
유기박막에서 전하 캐리어의 에너지 밴드를 논할 시에는 분자궤도의 개념이 사용된다. 예를 들어 캐리어 전도에 기여하는 에너지 준위는 전자에 대해서는 반도체 분자의 최저준위 비점유 분자궤도(Lowest Unoccupied Molecular Orbital: LUMO) 준위, 정공(홀)에 대해서는 최고준위 점유 분자궤도(Highest Occupied Molecular Orbital: HOMO) 준위가 각각에 해당한다. 여기서 원래는 진성 반도체인 호스트 분자에 대해 전자 수용성(억셉터성) 및 전자 공여성(도너성)을 보이는 분자가 도핑되면 [그림 2]와 같이 억셉터 도핑의 경우에는 정공이, 도너 도핑의 경우에는 전자가 각각 유기 반도체 내에 생성된다. 구체적인 예를 들어보면 대표적인 유기 반도체 재료인 펜타센에 대해 억셉터 재료인 불소화 F₄TCNQ 및 삼산화(三酸化) 몰리브덴(MoO₃), 도너 재료인 데카메칠 코발토센 등을 이용하면 펜타센 박막에 대해 정공 및 전자 각각의 도핑이 가능해진다.실제로 캐리어 도핑을 실시하는 기법은 액상법, 기상법의 두 가지로 나뉜다. 액상법에서는 용매 가용성을 지닌 분자재료를 사용하여 호스트 분자와 도펀트 분자의 혼합용액을 조정, 그 용액을 도포 프로세스(스핀코팅법, 잉크젯법 등)에 의해 박막화하여 전하 도핑을 실시한다. 이때 용액 중에 혼합시키는 도펀트 분자의 비율을 미리 변화시킴으로써 박막 중의 캐리어 밀도를 제어할 수 있다. 한편, 기상법은 용매에 녹지 않는 분자재료를 대상으로 한 기법으로, 고진공하에서 호스트/도펀트 양쪽의 재료를 각각 별도로 가열하여 동시에 증착 및 혼합시키는 방법(공증착법, 共蒸着法)이 일반적이다. 이때 양 재료의 막 형성 속도를 개별 제어해 공증착막(共蒸着膜) 중에 존재하는 도펀트 분자의 비율을 변화시킴으로써 박막 중의 캐리어 밀도를 제어한다.
콘택트 도핑에 의한 소자 설계와 검증
앞서 설명한 도핑 기법을 바탕으로 OFET 소자의 콘택트 전극 주변에 막두께 수 nm 정도의 극박(極薄) 도핑층을 만드는 콘택트 도핑에 의해 OFET 소자의 전류치 향상 및 실효적 전계효과 이동도가 증가한다는 것이 밝혀졌다. 향후 콘택트 도핑을 활용한 OFET의 고성능화, 고신뢰화가 기대되고 있지만, 현재로는 탑 콘택트형(BGTC) 소자에 대한 성과가 주류를 이루고 있으며, 바텀 콘택트형(BGBC) 소자로의 적용 가능성에 대해서는 아직 충분한 검토가 이루어지지 않고 있다. 그리하여 일본 도호쿠 대학에서는 횡형 OFET의 실용화에 필수적인 BGBC형 소자의 특성 향상을 목표로 하고, BGBC형 소자의 콘택트 도핑 효과에 대한 검증을 실시했다.
디바이스 시뮬레이션
먼저, 2차원 디바이스 시뮬레이션에 의한 이론적 검증을 실시했다. 본 시뮬레이션에서는 설계한 트랜지스터의 단면구조를 세세한 영역(메시)으로 분할하여 각 메시 영역에 있어서 푸아송의 식과 전류연속의 식을 연립시켜 풀고, 수치적으로 전류-전압곡선을 얻었다. 이번에는 전극에서의 캐리어 주입 과정이 디바이스 동작을 제약하는 케이스가 많은 유기 디바이스를 상정하여 금속/반도체 계면에 형성되는 쇼트키 장벽 효과를 고려한 디바이스 시뮬레이션을 실시, 캐리어 주입 모델로서 열여기(熱勵起)된 전자(정공)의 터널 주입 기구(열전자 전계 방출)를 도입했다. 본 연구에서 사용한 시뮬레이터는 TOTAS(Thin-Film Organic Transis tor Advanced Simulator)이다. BGBC형, BGTC형 소자에 대해 전류-전압곡선의 시뮬레이션을 실시한 결과를 [그림 3]에 나타냈다. 본 설계에서는 유기 반도체층의 캐리어 밀도를 1016cm-3으로 설정한 것 외에는 소자의 구조만 다를 뿐 각 디바이스를 구성하는 각층의 재료·물리 파라미터 및 소스 전극/반도체 계면에서의 캐리어 주입 장벽(0.90eV)은 완전히 동일하다. [그림 3]을 보면, OFET 실험결과에서 잘 관측되는 전류-전압곡선에서의 비선형 특성을 재현할 수 있으며, 또 BGBC형 구조가 BGTC형보다 드레인 전류치가 작아져 캐리어 주입 장벽의 영향을 크게 받는다는 것을 나타내고 있다. 이것은 빈번히 관측되는 OFET 전류-전압특성에서의 소자구조 의존성이 콘택트 전극 주변부의 막구조 산란 등의 외인적 요인뿐만 아니라, 유기 반도체 재료 자체의 내인적 요인에 따른 것임을 나타내는 결과이다. 또, [그림 3]과 동일한 소자 구조에 대해서는 콘택트 전극 주변부에 고농도의 전하 도핑층(캐리어 밀도 1019cm-3)을 설치함으로써 [그림 4]에 보이는 바와 같이 BGTC 및 BGBC의 양 구조 간 디바이스 특성 차이가 해소되는 것도 예측되었다. 즉, 콘택트 도핑 등의 캐리어 밀도 제어에 의해 OFET의 소자 구조에 의존하지 않고 재료 본래의 성능을 충분히 이끌어낼 수 있다는 점이 확인되어 향후 OFET의 연구개발에 있어 하나의 지침을 제시하는 계기가 되었다. 
콘택트 도핑의 실험적 검증
이어서 BGBC형 OFET에 있어 실제로 콘택트 도핑을 시도한 결과에 대해 설명한다. 반도체 재료로는 펜타센, 도펀트로는 강력한 억셉터 분자인 F₄TCNQ를 이용하여 [그림 5]와 같은 콘택트 전극 바로 위에 전하 도핑층을 갖는 BGBC형 소자를 제작했다. 이때 전하 도핑층을 전극 표면에서 10nm 정도 떨어진 위치에 만들었다. 전하 도핑층의 제작 시에는 S-D 전극과 같은 메탈 마스크 패턴을 이용하면서 펜타센과 F₄TCNQ의 공증착(共蒸着)으로 실시했다. 또한, 양 분자의 혼합비는 증착속도 대비 약 3:1로 설정했다. 펜타센과 F₄TCNQ를 이용하여 제작한 BGBC형 OFET의 전기특성 측정결과를 [그림 6]에 나타냈다. 전하 도핑층의 막두께는 5nm, 반도체층의 막두께는 50nm으로 설정하고 있다. 드레인 전류(ID)-드레인 전압(VD) 곡선(출력특성)에서는 전하 도핑층의 유무에 관계없이 VD ＜ 0V의 영역에서 전류의 포화현상이 관측되고 있으며, 제작한 트랜지스터의 p채널 동작(즉, 정공이 펜타센 FET에서의 전도 캐리어 역할을 하는 것)이 확인되었다. 또 전하 도핑층을 만듦으로써 드레인 전류치가 약 4~5배 정도 증가했다. 여기서 드레인 전류(ID)-게이트 전압(VG) 곡선(전달특성)으로부터 포화영역의 드레인 전류-게이트 전압의 관계식, 즉
 에 의해 얻어지는 실효적 전계효과 이동도(μFE) 및 게이트 문턱전압(VT)을 어림잡았다(여기서 (1)식 중의 W는 S-D 전극의 폭, L은 채널길이, Ci는 게이트 절연막의 단위면적당 정전용량을 나타낸다).
그 결과, 전하 도핑층의 시료에서는 2.4×10-2cm2/(Vs), -1.5V, 전하 도핑층이 없는 시료에서는 3.0×10-3cm2/(Vs), 3.1V가 되었으며, 드레인 전류의 증가에 따라 실효적 전계효과 이동도도 증가하게 되었다. 또 올리고티오펜 6량체(α-6T)를 활성층으로 이용하는 경우에도 똑같이 바텀 콘택트형 디바이스의 특성 향상이 얻어지고 있음을 실험적으로 확인하고 있다.
 
결론 및 향후 전망
기존의 OFET에서는 탑 콘택트형에 비해 바텀 콘택트형에서 특성이 떨어지는 사례가 다수 보고되었는데 그 원인은 채널부로의 캐리어 공급이 부족했다는 점에 기인하며, 본 연구에서 사용한 전하 도핑층을 도입함으로써 그 문제를 해결할 수 있다는 것을 확인했다. 이 기법에 의해 OFET의 고성능화·고신뢰화, 나아가서는 실용화의 길을 열 수 있을 것으로 기대되고 있다. 현재 OFET의 전기적 특성으로부터 유기 반도체 재료의 캐리어 이동도 측정 기법이 세계 각지에서 널리 도입되고 있지만, 캐리어 이동도에 관한 문헌 데이터에는 큰 차이점들이 존재한다. 그 원인으로는 콘택트 저항이 큰 상황하에서 측정되는 사례가 매우 많다는 점을 꼽을 수 있다. 향후 유기 반도체 재료의 중요한 물성 파라미터인 캐리어 이동도에 대한 보다 신뢰성 높은 정보를 취급하기 위해서는 본고에서 소개한 콘택트 도핑 등에 기초한 저저항 콘택트 형성기술 개발과 다양한 전기특성평가법의 정확도 향상 및 그에 대한 국제표준화가 필수불가결한 대응책이 될 것으로 보인다. 상기의 관점에서 향후 높은 신뢰성을 가지는 전하 도핑과 그 계측기법의 확립, 고캐리어 밀도 유기 반도체의 합성 등 캐리어 밀도 제어에 주목한 연구개발이 유기 반도체 디바이스 분야에 있어서 점차 중요해질 것이다.
<Energy News>
|
|
장바구니
주문내역
: 
